a1856cb0f26237856499f9a63f5b1c2f89efeac2
Board-dat/ARM/ARM1003-dat/ARM1003-dat.md
| ... | ... | @@ -13,5 +13,7 @@ |
| 13 | 13 | - [[WCH-dat]] - [[CH579-dat]] |
| 14 | 14 | |
| 15 | 15 | - official SDK - https://www.wch.cn/products/ch579.html |
| 16 | +- https://github.com/Edragon/WCH_CH579.git |
|
| 17 | + |
|
| 16 | 18 | |
| 17 | 19 |
Chip-cn-dat/WCH/CH579-dat/CH579-dat.md
| ... | ... | @@ -5,12 +5,22 @@ |
| 5 | 5 | |
| 6 | 6 | ## Power supply |
| 7 | 7 | |
| 8 | -- VSW |
|
| 9 | -- VCCID |
|
| 10 | -- VCC |
|
| 11 | -- VDCIA |
|
| 12 | 8 | |
| 9 | +- VSW - 内部DC-DC 开关输出，启用DC-DC 时必须贴近引脚串接22uH或33uH 电感连接到VDCID，不启用DC-DC 时可以直连VDCID。 |
|
| 10 | +- VCCID - 内部数字电路LDO 调整器的电源输入，需外接退耦电容。 启用DC-DC 时建议2.2uF，不启用时建议不小于0.1uF。 |
|
| 11 | +- VIO33 - I/O 和DC-DC 或电池电源输入，需贴近引脚外接退耦电容。 启用DC-DC 时建议2.2uF，不启用DC-DC 时建议不小于1uF。 |
|
| 12 | + |
|
| 13 | +Analog Power Supply |
|
| 14 | +- VDCIA - 内部模拟电路 LDO 调整器的电源输入，需外接退耦电容。建议不小于 0.1uF，建议直连 VDCID。 |
|
| 15 | +- VINTA - 内部模拟电路的电源节点，需贴近引脚外接退耦电容，建议2.2uF（未用 DC-DC 时可选 1uF，略省电但降低 BLE 灵敏度）。 |
|
| 16 | + |
|
| 17 | + |
|
| 18 | +### optional |
|
| 19 | + |
|
| 20 | +- VIO - I/O电源输入，需贴近引脚外接退耦电容，建议不小于0.1uF。 |
|
| 13 | 21 | |
| 14 | 22 | ## boards |
| 15 | 23 | |
| 16 | -- [[ARM1003-dat]] - [[ethernet-dat]] - [[usb-dat]] |
|
| ... | ... | \ No newline at end of file |
| 0 | +- [[ARM1003-dat]] - [[ethernet-dat]] - [[usb-dat]] - [[CH57x-dat]] |
|
| 1 | + |
|
| 2 | +- [[CH579]] |
|
| ... | ... | \ No newline at end of file |
Chip-cn-dat/WCH/CH579-dat/CH579DS1.PDF
| ... | ... | Binary files /dev/null and b/Chip-cn-dat/WCH/CH579-dat/CH579DS1.PDF differ |
Chip-cn-dat/WCH/CH57x-dat/CH57x-dat.md
| ... | ... | @@ -0,0 +1,11 @@ |
| 1 | + |
|
| 2 | +# CH57x-dat |
|
| 3 | + |
|
| 4 | +CH57x 芯片支持 ICP 方式和 ISP 方式下载。 |
|
| 5 | + |
|
| 6 | +1) 其中 ISP 方式包括串口下载和 USB 下载。 |
|
| 7 | +- 默认下载 boot 脚：PB22； |
|
| 8 | +- USB 下载通道：USB 口； |
|
| 9 | +- 串口下载通道：串口 1（PA8/PA9），支持免按键下载； |
|
| 10 | + |
|
| 11 | +2) ICP 方式包括 SWD 方式在线下载和仿真。 |
|
| ... | ... | \ No newline at end of file |
Tech/antenna-dat/antenna-design-dat/2024-05-08-15-48-56.png
| ... | ... | Binary files /dev/null and b/Tech/antenna-dat/antenna-design-dat/2024-05-08-15-48-56.png differ |
Tech/antenna-dat/antenna-design-dat/antenna-design-dat.md
| ... | ... | @@ -0,0 +1,11 @@ |
| 1 | + |
|
| 2 | +# antenna-design-dat |
|
| 3 | + |
|
| 4 | + |
|
| 5 | + |
|
| 6 | +1.芯片引脚至天线馈点（上图 A 处区域）走线需进行 50 欧阻抗匹配。计数因子会涉及 A 区域走线宽度、A 与 B 的间距、板厚、板材介电常数、铜厚、绿油厚度等参量。 |
|
| 7 | +2.上图 B 处区域是共面参考地，此区域要尽量保障足够面积和地孔数量。 |
|
| 8 | +3.芯片底部接地焊盘（上图 C 处区域），在制造工艺允许下保障良好接地和散热（多地孔）。 |
|
| 9 | +4.射频部分需要远离干扰源，如晶体、功率器件，开关电源等。 |
|
| 10 | + |
|
| 11 | +图 2-1 为我司评估板天线样式，PCB 板厚 1.6mm，天线尺寸详情请联系我司技术提供。 |
|
| ... | ... | \ No newline at end of file |